

Horst Völz

# Tabellen zum Mikrorechnersystem **U880-Z80**



Akademie-Verlag Berlin

Horst Völz

# **Tabellen zum Mikrorechnersystem U 880 - Z 80**

Die hier zusammengestellten Tabellen  
und Bilder entstammen dem im selben Verlag  
erschienenen Buch des Autors  
„Elektronik. Grundlagen, Prinzipien,  
Zusammenhänge“, 4., bearbeitete  
und wesentlich erweiterte Auflage 1986



---

Akademie-Verlag Berlin  
1986



87A 148

ISBN 3-05-500058-7

Erschienen im Akademie-Verlag Berlin, DDR-1086 Berlin, Leipziger Str. 3-4

(C) Akademie-Verlag Berlin 1986

Lizenznummer: 202 · 100/513/86

Printed in the German Democratic Republic

Gesamtherstellung: VEB Druckerei „Thomas Müntzer“, 5820 Bad Langensalza

Lektor: Dipl.-Phys. Ursula Heilmann

LSV 3537, 1087, 1187

Bestellnummer: 763 6030 (6962)

00500

## Inhaltsverzeichnis

	Seite
Kurzzeichen . . . . .	5
Ladebefehle . . . . .	6
Arithmetikbefehle . . . . .	7
Bit- und Jumpbefehle . . . . .	8
1-Byte-Zahlen mit und ohne Vorzeichen . . . . .	9
Einige Befehlsabläufe . . . . .	10
1-Byte und CB-n . . . . .	11
ED-, DD- und FD-n . . . . .	12
DD-CB-d-n und IM2-Interrupt . . . . .	13
U 880 bzw. Z 80. Aufbau . . . . .	14
U 880 bzw. Z 80. Zeitdiagramme . . . . .	15
Interrupt-FF . . . . .	16
U 880 bzw. Z 80. Beschreibung der Anschlüsse . . . . .	17
Bedeutung der Flags . . . . .	18
Flag-Operationen und CPU-Peripherie . . . . .	19
PIO U 855 . . . . .	20
PIO U 855. Programmierung . . . . .	21
PIO U 855, Bedeutung und Funktion der Anschlußleitungen . . . . .	22
CTC U 857 . . . . .	23
SIO U 856 . . . . .	24
SIO U 856. Spezifische Anschlüsse . . . . .	25
DMA U 858 . . . . .	25/26
Sockelschaltungen . . . . .	27
Darstellung des internationalen 7-bit-Kodes für Texte . . . . .	28

Beim Umgang mit der Mikrorechentechnik hat das System U 880 (Z 80), U 855, U 856, U 857, U 858 bzw. CPU, PIO, SIO, CTC, DMA eine besonders große Bedeutung. Immer wieder muß — vor allem, wenn kein Assembler oder Disassembler zur Verfügung steht — auf Tabellen zurückgegriffen werden. Solcher Rückgriff ist vorwiegend in Ausbildung und Lehre und bei nichtkommerziellen Anwendern, aber auch im Debugging erforderlich. Die vorgenommene Zusammenstellung soll in einfacher Weise diesem breiten Bedürfnis Rechnung tragen. Bei der Auswahl sind auch die wichtigsten Daten zur Initialisierung und zum Betrieb der Peripheriebausteine sowie einige Hardwareanliegen berücksichtigt worden. Quelle der hier vorgelegten Tabellen und Bilder ist das ebenfalls im Akademie-Verlag Berlin erschienene Buch des Autors: „Elektronik. Grundlagen, Prinzipien, Zusammenhänge“, 4., bearbeitete und wesentlich erweiterte Auflage. Lediglich die Seiten 9 und 27 sind darüber hinaus ergänzt. Dem Akademie-Verlag sei für die bereitwillige Unterstützung dieses Vorhabens gedankt.

September 1985

Horst Völz

## Kurzzeichen

Bedeutung und Werte von Kurzzeichen bei Befehlen des U 880. Die eingeklammerten Bezeichnungen werden zuweilen in der Literatur benutzt. In der Spalte bit sind die Positionen angegeben, wo die zugehörigen bit in einem Byte stehen, in der Spalte Byte die Lage in einem (Mehrbyte-) Befehl. Die unteren Tabellen weisen die Bedeutung je nach Belegung der bit aus. Für d gilt 00 H bis 7F H  $\hat{=}$  0 D bis 127 D; 80 H bis 0F FH  $\hat{=}$  - 128 D bis - 1 D.

Zeichen	Beschreibung	Wert	bit	Byte
b	Bit-Position im Bereich von 0—7	$0 \div 7$	$3 \div 5$	letztes
c	Bedingung für Sprünge (2 bit)		$3 + 4$	I
cc	Bedingung für Sprünge und Subroutinen		$3 \div 5$	I
d	Distanz im Speicherregister IX, IY	$-128 \div 127$	$0 \div 7$	III
dd	Registerpaare BC, DE, HL, SP		$4 \div 5$	I/II
e	relative Sprungweite (d <sub>1</sub> 2)	$-126 \div 129$	$0 \div 7$	II
(f)	siehe m			
ii	Indexregister IX oder IY		5	I
M	= (HL)			
m	r, (HL), (IX + d), (IY + d)			
n	Zahlenwert	$0 \div 255$	$0 \div 7$	letztes
nn	Zahlenwert	$0 \div 65\,553$	$0 \div 7$	beide letzten
p	wie t gebraucht			
pp	Registerpaare BC, DE, IX oder IY, SP		$4 + 5$	II
qq	Registerpaare BC, DE, HL, AF		$4 + 5$	I
r	Register A, B, C, D, E, H, L (n bzw. (HL))		$3 \div 5$	I/II
r'	wie r, jedoch speziell als Quelle		$0 \div 2$	I/II
(rr)	wie pp, jedoch nur IY, dann pp nur IX		$4 + 5$	II
s	r, n, (HL), (IX + d), (IY + d)			
(ss)	wie dd (Source, Drain)			
t	Sprungadressen		$3 \div 5$	I
tt	Registerpaare BC, DE		4	I

( ) bedeutet: Inhalt des Registers bestimmt die Adresse der Speicherzelle

## Ladebefehle

Ziel		Quelle																
		8-bit-LD		Register														
		implizit		A	B	C	D	E	H	L	M	(BC)	(DE)	(IX)	(IY)	erweiterte Adresse		
Ziel	Register	A	ED 57	ED 5F	7F	78	79	7A	7B	7C	7D	7E	0A	1A	DD 46 d	FD 7E d	3A n n	3E n
		B			47	40	41	42	43	44	45	46			DD 46 d	FD 46 d	06 n	
		C			4F	48	49	4A	4B	4C	4D	4E			DD 4E d	FD 4E d	0E n	
		D			57	50	51	52	53	54	55	56			DD 56 d	FD 56 d	16 n	
		E			5F	58	59	5A	5B	5C	5D	5E			DD 5E d	FD 5E d	1E n	
		H			67	60	61	62	63	64	65	66			DD 66 d	FD 66 d	26 n	
		L			6F	68	69	6A	6B	6C	6D	6E			DD 6E d	FD 6E d	2E n	
					77	70	71	72	73	74	75	76					36 n	
					02													
					12													
Ziel	Register				DD 77 d	DD 70 d	DD 71 d	DD 72 d	DD 73 d	DD 74 d	DD 75 d					DD 36 d n		
					FD 77 d	FD 70 d	FD 71 d	FD 72 d	FD 73 d	FD 74 d	FD 75 d					FD 36 d n		
					32 n n													
					ED 47													
					ED 4F													

Austauschbefehle	
EXX	D9
EXAF	08
EXDE	EB
EX(SP),HL	E3
EX(SP),IX	DD E3
EX(SP),IY	FD E3

Blocktransfer	
LDI	ED A0
LDIR	ED B0
LDD	ED A8
LDOR	ED B8

16 bit LD		Quelle													
		Register		erweit. Direkt-wert							erweit. erweit. indir. Adresse Reg. Adr.				
		AF	BG	DE	HL	SP	IX	IY	nn	(nn)	(SP)			F1	
Ziel	Register	AF													
		BG													
		DE													
		HL													
		SP													
		IX													
		IY													
PUSH-Befehle	indir. Reg. Adr.	(SP)	F5	C8	D5	E8			DD 21 n	FD 21 n	DD 2A n	DD 2A n	DD 2A n	DD 2A n	DD 2A n
		(SP)	F5	C8	D5	E8			DD 21 n	FD 21 n	DD 2A n	DD 2A n	DD 2A n	DD 2A n	DD 2A n

Achtung! Die PUSH- u. POP-Befehle verändern den SP-Inhalt nach jeder Ausführung

## Arithmetikbefehle

8-bit-arithm. logisch	Quelle											DAA CPL NEG CCF SCF	27 SF ED 44 3F 27	
	Register-Adressierung							indir. Reg.- Adr.	initialisierte Adressierung		Direkt- wert			
	A	B	C	D	E	H	L		M	(IX - d)	(IX + d)	n		
Addition ADD	87	80	81	82	83	84	85	86	DD	FD	86	C6		
d									86	d		n		
Addition mit Übertrag ADC	8F	88	80	8A	8B	8C	8D	8E	DD	FD	8E	CE		
d									8E	d		n		
Subtraktion SUB	97	90	91	92	93	94	95	96	DD	FD	96	D6		
d									96	d		n		
Subtraktion mit Übertrag SBC	9F	98	99	9A	9B	9C	9D	9E	DD	FD	9E	DE		
d									9E	d		n		
„UND“ AND	A7	A0	A1	A2	A3	A4	A5	A6	DD	FD	A6	E6		
d									A6	d		n		
exklusives oder XOR	AF	A8	A9	AA	AB	AC	AD	AE	DD	FD	AE	EE		
d									AE	d		n		
oder OR	B7	B0	B1	B2	B3	B4	B5	B6	DD	FD	B6	F6		
d									B6	d		n		
Vergleich CP	BF	B8	B9	BA	BB	BC	BD	BE	DD	FD	BE	FE		
d									BE	d		n		
Erhöhen um 1 INC	3C	04	0C	14	1C	24	2C	34	DD	FD	34			
d									34	d				
Erniedr. um 1 DEC	3D	05	0D	15	1D	25	2D	35	DD	FD	35			
d									35	d				

16-bit-arithm.-logisch							Quelle						
							BC	DE	HL	SP	IX	IY	
Ziel	ADD						HL	09	10	29	39		
							IX	DD	DD		39	DD	
							09	10			29	29	
							IY	FD	FD			FD	
							09	19			39	29	
Addition mit Übertrag und Flagsetzer ADC							HL	ED	ED	ED	ED		
Subtraktion mit Übertrag und Flagsetzer SBC							4A	5A	6A	7A			
Erhöhen um 1 INC							42	52	62	72			
Erniedrigen um 1 DEC							03	13	23	33	DD	FD	
							0B	1B	2B	3B	DD	2B	

Quelle und Ziel																
														A		
A	B	C	D	E	H	L	M	(IX - d)	(IX + d)			A				
RLC	CB 07	CB 00	CB 01	CB 02	CB 03	CB 04	CB 05	CB 06	DD CB d d D6	FD CB d d D6			RLCA	07		zykl. Verschiebung RLC links herum
RRC	CB 0F	CB 08	CB 09	CB 0A	CB 0B	CB 0C	CB 0D	CB 0E	DD CB d d DE	FD CB d d DE			RRCA	0F		zykl. Verschiebung RRC rechts herum
RL	CB 17	CB 10	CB 11	CB 12	CB 13	CB 14	CB 15	CB 16	DD CB d d 16	FD CB d d 16			RLA	17		zykl. Verschiebung RL links
RR	CB 1F	CB 18	CB 19	CB 1A	CB 1B	CB 1C	CB 1D	CB 1E	DD CB d d 1E	FD CB d d 1E			RRA	1F		zykl. Verschiebung RR rechts
SLA	CB 27	CB 20	CB 21	CB 22	CB 23	CB 24	CB 25	CB 26	DD CB d d 26	FD CB d d 26						Verschiebung links, arithm. SLA
SRA	CB 2F	CB 28	CB 29	CB 2A	CB 2B	CB 2C	CB 2D	CB 2E	DD CB d d 2E	FD CB d d 2E						Verschiebung rechts, arithm. SRA
SRL	CB 3F	CB 38	CB 39	CB 3A	CB 3B	CB 3C	CB 3D	CB 3E	DD CB d d 3E	FD CB d d 3E						Verschiebung rechts logisch SRL
RLD									ED 6F						zykl. Verschiebung RLD	
RRD									ED 67						zykl. Verschiebung RRD	

## Bit- und Jumpbefehle

BIT	Registeradressierung								(HL)	(IX + d)	(IX + d)	
	A	B	C	D	E	H	L	indir. Reg.				
	CB 47	CB 40	CB 41	CB 42	CB 43	CB 44	CB 45	CB 46				
0	CB 57	CB 50	CB 51	CB 52	CB 53	CB 54	CB 55	CB 56	DD CB d 46	FD CB d 46	FD CB d 46	
1	CB 4F	CB 48	CB 49	CB 4A	CB 4B	CB 4C	CB 4D	CB 4E	DD CB d 4E	FD CB d 4E	FD CB d 4E	
2	CB 57	CB 50	CB 51	CB 52	CB 53	CB 54	CB 55	CB 56	DD CB d 56	FD CB d 56	FD CB d 56	
3	CB 5F	CB 58	CB 59	CB 5A	CB 5B	CB 5C	CB 5D	CB 5E	DD CB d 5E	FD CB d 5E	FD CB d 5E	
4	CB 67	CB 60	CB 61	CB 62	CB 63	CB 64	CB 65	CB 66	DD CB d 66	FD CB d 66	FD CB d 66	
5	CB 6F	CB 68	CB 69	CB 6A	CB 6B	CB 6C	CB 6D	CB 6E	DD CB d 6E	FD CB d 6E	FD CB d 6E	
6	CB 77	CB 70	CB 71	CB 72	CB 73	CB 74	CB 75	CB 76	DD CB d 76	FD CB d 76	FD CB d 76	
7	CB 7F	CB 78	CB 79	CB 7A	CB 7B	CB 7C	CB 7D	CB 7E	DD CB d 7E	FD CB d 7E	FD CB d 7E	
0	CB 87	CB 80	CB 81	CB 82	CB 83	CB 84	CB 85	CB 86	DD CB d 86	FD CB d 86	FD CB d 86	
1	CB 8F	CB 88	CB 89	CB 8A	CB 8B	CB 8C	CB 8D	CB SE	DD CB d SE	FD CB d SE	FD CB d SE	
2	CB 97	CB 90	CB 91	CB 92	CB 93	CB 94	CB 95	CB 96	DD CB d 96	FD CB d 96	FD CB d 96	
3	CB 9F	CB 98	CB 99	CB 9A	CB 9B	CB 9C	CB 9D	CB 9E	DD CB d 9E	FD CB d 9E	FD CB d 9E	
4	CB A7	CB A0	CB A1	CB A2	CB A3	CB A4	CB A5	CB A6	DD CB d A6	FD CB d A6	FD CB d A6	
5	CB AF	CB A8	CB A9	CB AA	CB AB	CB AC	CB AD	CB AE	DD CB d AE	FD CB d AE	FD CB d AE	
6	CB B7	CB B0	CB B1	CB B2	CB B3	CB B4	CB B5	CB B6	DD CB d B6	FD CB d B6	FD CB d B6	
7	CB BF	CB B8	CB B9	CB BA	CB BB	CB BC	CB BD	CB BE	DD CB d BE	FD CB d BE	FD CB d BE	
0	CB C7	CB C0	CB C1	CB C2	CB C3	CB C4	CB C5	CB C6	DD CB d C6	FD CB d C6	FD CB d C6	
1	CB CF	CB C8	CB C9	CB CA	CB CB	CB CC	CB CD	CB CE	DD CB d CE	FD CB d CE	FD CB d CE	
2	CB D7	CB D0	CB D1	CB D2	CB D3	CB D4	CB D5	CB D6	DD CB d D6	FD CB d D6	FD CB d D6	
3	CB DF	CB D8	CB D9	CB DA	CB DB	CB DC	CB DD	CB DE	DD CB d DE	FD CB d DE	FD CB d DE	
4	CB E7	CB E0	CB E1	CB E2	CB E3	CB E4	CB E5	CB E6	DD CB d E6	FD CB d E6	FD CB d E6	
5	CB EF	CB E8	CB E9	CB EA	CB EB	CB EC	CB ED	CB EE	DD CB d EE	FD CB d EE	FD CB d EE	
6	CB F7	CB F0	CB F1	CB F2	CB F3	CB F4	CB F5	CB F6	DD CB d F6	FD CB d F6	FD CB d F6	
7	CB FF	CB F8	CB F9	CB FA	CB FB	CB FC	CB FD	CB FE	DD CB d FE	FD CB d FE	FD CB d FE	
TEST „BLT“												
LÖSCHEN „BLW“												
BITSETZEN „SET“												
BITUMDREHEN „ROT“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												
REGISTERUMDREHEN „REV“												

## 1-Byte-Zahlen mit und ohne Vorzeichen


Hex.	Dezimal mit/ohne Vorzeichen		Hex.	Dezimal mit/ohne Vorzeichen		Hex.	Dezimal mit/ohne Vorzeichen		Hex.	Dezimal mit/ohne Vorzeichen		Zählweise für relative Sprünge:
00	(+0)	0	40	+64	64	80	-128	128	C0	-64	192	
01	+1	1	41	+65	65	81	-127	129	C1	-63	193	
02	+2	2	42	+66	66	82	-126	130	C2	-62	194	
03	+3	3	43	+67	67	83	-125	131	C3	-61	195	
04	+4	4	44	+68	68	84	-124	132	C4	-60	196	
05	+5	5	45	+69	69	85	-123	133	C5	-59	197	
06	+6	6	46	+70	70	86	-122	134	C6	-58	198	
07	+7	7	47	+71	71	87	-121	135	C7	-57	199	
08	+8	8	48	+72	72	88	-120	136	C8	-56	200	
09	+9	9	49	+73	73	89	-119	137	C9	-55	201	
0A	+10	10	4A	+74	74	8A	-118	138	CA	-54	202	
0B	+11	11	4B	+75	75	8B	-117	139	CB	-53	203	
0C	+12	12	4C	+76	76	8C	-116	140	CC	-52	204	
0D	+13	13	4D	+77	77	8D	-115	141	CD	-51	205	
0E	+14	14	4E	+78	78	8E	-114	142	CE	-50	206	
0F	+15	15	4F	+79	79	8F	-113	143	CF	-49	207	
10	+16	16	50	+80	80	90	-112	144	D0	-48	208	
11	+17	17	51	+81	81	91	-111	145	D1	-47	209	
12	+18	18	52	+82	82	92	-110	146	D2	-46	210	
13	+19	19	53	+83	83	93	-109	147	D3	-45	211	
14	+20	20	54	+84	84	94	-108	148	D4	-44	212	
15	+21	21	55	+85	85	95	-107	149	D5	-43	213	
16	+22	22	56	+86	86	96	-106	150	D6	-42	214	
17	+23	23	57	+87	87	97	-105	151	D7	-41	215	
18	+24	24	58	+88	88	98	-104	152	D8	-40	216	
19	+25	25	59	+89	89	99	-103	153	D9	-39	217	
1A	+26	26	5A	+90	90	9A	-102	154	DA	-38	218	
1B	+27	27	5B	+91	91	9B	-101	155	DB	-37	219	
1C	+28	28	5C	+92	92	9C	-100	156	DC	-36	220	
1D	+29	29	5D	+93	93	9D	-99	157	DD	-35	221	
1E	+30	30	5E	+94	94	9E	-98	158	DE	-34	222	
1F	+31	31	5F	+95	95	9F	-97	159	DF	-33	223	
20	+32	32	60	+96	96	A0	-96	160	E0	-32	224	
21	+33	33	61	+97	97	A1	-95	161	E1	-31	225	
22	+34	34	62	+98	98	A2	-94	162	E2	-30	226	
23	+35	35	63	+99	99	A3	-93	163	E3	-29	227	
24	+36	36	64	+100	100	A4	-92	164	E4	-28	228	
25	+37	37	65	+101	101	A5	-91	165	E5	-27	229	
26	+38	38	66	+102	102	A6	-90	166	E6	-26	230	
27	+39	39	67	+103	103	A7	-89	167	E7	-25	231	
28	+40	40	68	+104	104	A8	-88	168	E8	-24	232	
29	+41	41	69	+105	105	A9	-87	169	E9	-23	233	
2A	+42	42	6A	+106	106	AA	-86	170	EA	-22	234	
2B	+43	43	6B	+107	107	AB	-85	171	EB	-21	235	
2C	+44	44	6C	+108	108	AC	-84	172	EC	-20	236	
2D	+45	45	6D	+109	109	AD	-83	173	ED	-19	237	
2E	+46	46	6E	+110	110	AE	-82	174	EE	-18	238	
2F	+47	47	6F	+111	111	AF	-81	175	EF	-17	239	
30	+48	48	70	+112	112	B0	-80	176	F0	-16	240	
31	+49	49	71	+113	113	B1	-79	177	F1	-15	241	
32	+50	50	72	+114	114	B2	-78	178	F2	-14	242	
33	+51	51	73	+115	115	B3	-77	179	F3	-13	243	
34	+52	52	74	+116	116	B4	-76	180	F4	-12	244	
35	+53	53	75	+117	117	B5	-75	181	F5	-11	245	
36	+54	54	76	+118	118	B6	-74	182	F6	-10	246	
37	+55	55	77	+119	119	B7	-73	183	F7	-9	247	
38	+56	56	78	+120	120	B8	-72	184	F8	-8	248	
39	+57	57	79	+121	121	B9	-71	185	F9	-7	249	
3A	+58	58	7A	+122	122	BA	-70	186	FA	-6	250	
3B	+59	59	7B	+123	123	BB	-69	197	FB	-5	251	
3C	+60	60	7C	+124	124	BC	-68	188	FC	-4	252	
3D	+61	61	7D	+125	125	BD	-67	189	FD	-3	253	
3E	+62	62	7E	+126	126	BE	-66	190	FE	-2	254	
3F	+63	63	7F	+127	127	BF	-65	191	FF	-1	255	

zurück  
 → XX<sup>1</sup>XX<sup>4</sup>XX<sup>3</sup>  
 XX<sup>4</sup>  
 XX<sup>2</sup>XX<sup>4</sup>  
 XX<sup>7</sup>  
 XX<sup>8</sup>  
 XX<sup>9</sup>XX<sup>10</sup>  
 JR<sup>11</sup>F4<sup>12</sup>

vor  
 → JR0A  
 XX<sup>1</sup>  
 XX<sup>2</sup>XX<sup>3</sup>XX<sup>4</sup>  
 XX<sup>5</sup>XX<sup>4</sup>  
 XX<sup>7</sup>  
 XX<sup>8</sup>  
 XX<sup>9</sup>XX<sup>10</sup>  
 XX


→ +10 = 0A

## Einige Befehlsabläufe



## 1-Byte und CB-n

		2. Tetrade															
		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
1. Tetrade	0	NOP	LD BC, mn	LD(BC) ,A	INC BC	INC B	DEC B	LD B, n	RICA	EX AF,AF'	ADD HL,BC	LDA, (BC)	DEC BC	INC C	DEC C	LD C n	RRCA
	1	DJNZ e	LD DE, mn	LD(DE) ,A	INC D	INC D	DEC D	LD D, n	RLA	JR, e	ADD HL,DE	LDA, (DE)	DEC DE	INC E	DEC E	LD E, n	RRA
	2	JR NZ, e	LD HL, nn	LD(nn) ,HL	INC HL	INC H	DEC H	LD H, n	DAA	JR Z, e	ADD HL,HL	LD HL ,(nn)	DEC HL	INC L	DEC L	LD L, n	CPL
	3	JRNC, e	LD SP, A	LD(nn) ,A	INC SP	INC (HL)	DEC (HL)	LD(HL)	SCF	JR C, e	ADD HL,SP	LD A ,(n,n)	DEC SP	INC A	DEC A	LD A, n	CCF
	4	LD B,B	LD B,C	LD B,D	LD B,E	LD B,H	LD B,L	LD B,(HL)	LD B,A	LD C,B	LD G,C	LD C,D	LD C,E	LD C,H	LD C,L	LD C,(HL)	LD C,A
	5	LD D,B	LD D,C	LD D,D	LD D,E	LD D,H	LD D,L	LD D,(HL)	LD D,A	LD E,B	LD E,C	LD E,D	LD E,E	LD E,H	LD E,L	LD E,(HL)	LD E,A
	6	LD H,B	LD H,C	LD H,D	LD H,E	LD H,H	LD H,L	LD H,(HL)	LD H,A	LD L,B	LD L,C	LD L,D	LD L,E	LD L,H	LD L,L	LD L,(HL)	LD L,A
	7	LD (HL),B	LD (HL),C	LD (HL),D	LD (HL),E	LD (HL),H	LD (HL),L	HALT	LD (HL),A	LD A,B	LD A,C	LD A,D	LD A,E	LD A,H	LD A,L	LD A,(HL)	LD A,A
	8	ADD B	ADD C	ADD D	ADD E	ADD H	ADD L	ADD (HL)	ADD A	ADC B	ADC C	ADC D	ADC E	ADC H	ADC L	ADC (HL)	ADC A
	9	SUB B	SUB C	SUB D	SUB E	SUB H	SUB L	SUB A	SBC B	SBC C	SBC D	SBC E	SBC H	SBC L	SBC (HL)	SBC A	
	A	AND B	AND C	AND D	AND E	AND H	AND L	AND (HL)	AND A	XOR B	XOR C	XOR D	XOR E	XOR H	XOR L	XOR (HL)	XOR A
	B	OR B	OR C	OR D	OR E	OR H	OR L	OR (HL)	OR A	CP B	CP C	CP D	CP E	CP H	CP (HL)	CP A	
	C	RET NZ	POP BC	JP NZ,nn	JP nn	CALL NZ,nn	PUSH BC	ADD A,n	RST 0	RET Z	RET	JP Z,nn	Bild 8.6.22a	CALL Z,nn	CALL nn	ADC A,n	RST 8
	D	RET NC	POP DE	JP NC,nn	OUT n	CALL NC,nn	PUSH DE	SUB n	RST 10H	RET C	EXX	JP C,nn	IN n	CALL C,nn	SBC A,	RST 10H	
	E	RET PO	POP HL	JP PO,nn	EX (SP),HL	CALL PO,nn	PUSH HL	AND n	RST 20H	RET PE	JP (HL)	JP PE,nn	EX DE,HL	CALL PE,nn	SBC R	RST 28H	
	F	RET P	POP AF	JP P,nn	DI	CALL P,nn	PUSH AF	OR n	RST 30H	RET M	LD (SP),HL	JP M,nn	EI	CALL M,nn	CP n	RST 38H	



1. 2. 3. 4.

		2. Tetrade															
		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
1. Tetrade	0	RLC B	RLC C	RLC D	RLC E	RLC H	RLC L	RLC (HL)	RLC A	RRC B	RRC C	RRC D	RRC E	RRC H	RRC L	RRC (HL)	RRC A
	1	RL B	RL C	RL D	RL E	RL H	RL L	RL (HL)	RL A	RR B	RR C	RR D	RR E	RR H	RR L	RR (HL)	RR A
	2	SLA B	SLA C	SLA D	SLA E	SLA H	SLA L	SLA (HL)	SLA A	SRA B	SRA C	SRA D	SRA E	SRA H	SRA L	SRA (HL)	SRA A
	3	SLI B	SLI C	SLI D	SLI E	SLI H	SLI L	SLI (HL)	SLI A	SRL B	SRL C	SRL D	SRL E	SRL H	SRL L	SRL (HL)	SRL A
	4	BIT 0,B	BIT 0,C	BIT 0,D	BIT 0,E	BIT 0,H	BIT 0,L	BIT 0,(HL)	BIT 0,A	BIT 1,B	BIT 1,C	BIT 1,D	BIT 1,E	BIT 1,H	BIT 1,L	BIT 1,(HL)	BIT 1,A
	5	BIT 2,B	BIT 2,C	BIT 2,D	BIT 2,E	BIT 2,H	BIT 2,L	BIT 2,(HL)	BIT 2,A	BIT 3,B	BIT 3,C	BIT 3,D	BIT 3,E	BIT 3,H	BIT 3,L	BIT 3,(HL)	BIT 3,A
	6	BIT 4,B	BIT 4,C	BIT 4,D	BIT 4,E	BIT 4,H	BIT 4,L	BIT 4,(HL)	BIT 4,A	BIT 5,B	BIT 5,C	BIT 5,D	BIT 5,E	BIT 5,H	BIT 5,L	BIT 5,(HL)	BIT 5,A
	7	BIT 6,B	BIT 6,C	BIT 6,D	BIT 6,E	BIT 6,H	BIT 6,L	BIT 6,(HL)	BIT 6,A	BIT 7,B	BIT 7,C	BIT 7,D	BIT 7,E	BIT 7,H	BIT 7,L	BIT 7,(HL)	BIT 7,A
	8	RES 0,B	RES 0,C	RES 0,D	RES 0,E	RES 0,H	RES 0,L	RES 0,(HL)	RES 0,A	RES 1,B	RES 1,C	RES 1,D	RES 1,E	RES 1,H	RES 1,L	RES 1,(HL)	RES 1,A
	9	RES 2,B	RES 2,C	RES 2,D	RES 2,E	RES 2,H	RES 2,L	RES 2,(HL)	RES 2,A	RES 3,B	RES 3,C	RES 3,D	RES 3,E	RES 3,H	RES 3,L	RES 3,(HL)	RES 3,A
	A	RES 4,B	RES 4,C	RES 4,D	RES 4,E	RES 4,H	RES 4,L	RES 4,(HL)	RES 4,A	RES 5,B	RES 5,C	RES 5,D	RES 5,E	RES 5,H	RES 5,L	RES 5,(HL)	RES 5,A
	B	RES 6,B	RES 6,C	RES 6,D	RES 6,E	RES 6,H	RES 6,L	RES 6,(HL)	RES 6,A	RES 7,B	RES 7,C	RES 7,D	RES 7,E	RES 7,H	RES 7,L	RES 7,(HL)	RES 7,A
	C	SET 0,B	SET 0,C	SET 0,D	SET 0,E	SET 0,H	SET 0,L	SET 0,(HL)	SET 0,A	SET 1,B	SET 1,C	SET 1,D	SET 1,E	SET 1,H	SET 1,L	SET 1,(HL)	SET 1,A
	D	SET 2,B	SET 2,C	SET 2,D	SET 2,E	SET 2,H	SET 2,L	SET 2,(HL)	SET 2,A	SET 3,B	SET 3,C	SET 3,D	SET 3,E	SET 3,H	SET 3,L	SET 3,(HL)	SET 3,A
	E	SET 4,B	SET 4,C	SET 4,D	SET 4,E	SET 4,H	SET 4,L	SET 4,(HL)	SET 4,A	SET 5,B	SET 5,C	SET 5,D	SET 5,E	SET 5,H	SET 5,L	SET 5,(HL)	SET 5,A
	F	SET 6,B	SET 6,C	SET 6,D	SET 6,E	SET 6,H	SET 6,L	SET 6,(HL)	SET 6,A	SET 7,B	SET 7,C	SET 7,D	SET 7,E	SET 7,H	SET 7,L	SET 7,(HL)	SET 7,A



CB

## ED-, DD- und FD-n

	2. Tetrade															
	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0																
1																
2																
3																
4	IN B	OUT B	SBC BC	LD (nn),BC	NEG	RETN	IM θ	LD I,A	JN C	OUT C	ADC BC	LD BC,(nn)	RETI	LD R,A		
5	IN D	OUT D	SBC DE	LD (nn),DE			IM I	LD A,I	JN E	OUT E	ADC DE	LD DE,(nn)		IM 2	LD A,R	
6	IN H	OUT H	SBC HL					RRD	IN L	OUT L	ADC HL				RLD	
7			SBC SP	LD (nn),SP					IN A	OUT A	ADC SP	LD SP,(nn)				
S																
9																
A	LDI	CPI	INT	OUTI							LDD	CPD	IND	OUTD		
B	LDIR	GPIR	INIR	OTIR							LDDR	CPDR	INDR	OTDR		
C																
D																
E																
F																
ED																

	2. Tetrade															
	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0											ADD ii,BC					
1											ADD ii,DE					
2											ADD ii,ii	LD ii, (nn),ii	DEC ii	INC θi	DEC θi	LD θi,n
3												ADD ii,SP				
4													LD C,ii	LD C,θi	LD C,(ii)	
5													LD E,ii	LD E,θi	LD E,(ii)	
6	LD iθ,B	LD iθ,C	LD iθ,D	LD iθ,E	LD iθ,ii	LD iθ,θi	LD H,(ii)	LD iθ,A	LD iθ,B	LD iθ,C	LD iθ,D	LD iθ,E	LD θi,ii	LD θi,θi	LD θi,(ii)	LD θi,A
7	LD (ii),B	LD (ii),C	LD (ii),D	LD (ii),E	LD (ii),H	LD (ii),L		LD (ii),A					LD A,ii	LD A,θi	LD A,(ii)	
8									ADD A,ii	ADD A,θi	ADD (ii)					
9									SUB ii	SUB θi	SUB (ii)					
A									AND iθ	AND θi	AND (ii)					
B									OR iθ	OR θi	OR (ii)					
C													ADC A,ii	ADC A,θi	ADC (ii)	
D													SBC ii	SBC θi	SBC (ii)	
E													XOR iθ	XOR θi	XOR (ii)	
F													CP iθ	CP θi	CP (ii)	
	POP ii	EX (SP),ii	PUSH ii						JP (ii)							
									LD SP,ii							
IX									ii =							
IX									(IX + d)							
IX	iθ	θi							(IX + d)							
	1.	2.	3.	4.												

Bild  
8.6.24


IX  
IX  
  
iθ θi

**DD -CB-d-n und IM2-Interrupt**

		2. Tetrade															
		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
1. Tetrade	0	rRLC B	rRLC C	rRLC D	rRLC E	rRLC H	rRLC L	RLC ii	rRLC A	rRRC B	rRRC C	rRRC D	rRRC E	rRRC H	rRRC L	rRRC ii	rRRC A
	1	rRL B	rRL C	rRL D	rRL E	rRL H	rRL L	RL ii	rRL A	rRR B	rRR C	rRR D	rRR E	rRR H	rRR L	rRR ii	rRR A
	2	rSLA B	rSLA C	rSLA D	rSLA E	rSLA H	rSLA L	SLA ii	rSLA A	rSRA B	rSRA C	rSRA D	rSRA E	rSRA H	rSRA L	rSRA ii	rSRA A
	3	rSLI B	rSLI C	rSLI D	rSLI E	rSLI H	rSLI L	SLI ii	rSLI A	rSRL B	rSRL C	rSRL D	rSRL E	rSRL H	rSRL L	rSRL ii	rSRL A
	4							BIT 0,ii								BIT 1,ii	
	5							BIT 2,ii								BIT 3,ii	
	6							BIT 4,ii								BIT 5,ii	
	7							BIT 6,ii								BIT 7,ii	
	8	rRES B,0	rRES C,0	rRES D,0	rRES E,0	rRES H,0	rRES L,0	RES 0,ii	rRES A,0	rRES B,1	rRES C,1	rRES D,1	rRES E,1	rRES H,1	rRES L,1	RES 1,ii	rRES A,1
	9	rRES B,2	rRES C,2	rRES D,2	rRES E,2	rRES H,2	rRES L,2	RES 2,ii	rRES A,2	rRES B,3	rRES C,3	rRES D,3	rRES E,3	rRES H,3	rRES L,3	RES 3,ii	rRES A,3
2. Tetrade	A	rRES B,4	rRES C,4	rRES D,4	rRES E,4	rRES H,4	rRES L,4	RES 4,ii	rRES A,4	rRES B,5	rRES C,5	rRES D,5	rRES E,5	rRES H,5	rRES L,5	RES 5,ii	rRES A,5
	B	rRES B,6	rRES C,6	rRES D,6	rRES E,6	rRES H,6	rRES L,6	RES 6,ii	rRES A,6	rRES B,7	rRES C,7	rRES D,7	rRES E,7	rRES H,7	rRES L,7	RES 7,ii	rRES A,7
	C	rSET B,0	rSET C,0	rSET D,0	rSET E,0	rSET H,0	rSET L,0	SET 0,ii	rSET A,0	rSET B,1	rSET C,1	rSET D,1	rSET E,1	rSET H,1	rSET L,1	SET 1,ii	rSET A,1
	D	rSET B,2	rSET C,2	rSET D,2	rSET E,2	rSET H,2	rSET L,2	SET 2,ii	rSET A,2	rSET B,3	rSET C,3	rSET D,3	rSET E,3	rSET H,3	rSET L,3	SET 3,ii	rSET A,3
	E	rSET B,4	rSET C,4	rSET D,4	rSET E,4	rSET H,4	rSET L,4	SET 4,ii	rSET A,4	rSET B,5	rSET C,5	rSET D,5	rSET E,5	rSET H,5	rSET L,5	SET 5,ii	rSET A,5
	F	rSET B,6	rSET C,6	rSET D,6	rSET E,6	rSET H,6	rSET L,6	SET 6,ii	rSET A,6	rSET B,7	rSET C,7	rSET D,7	rSET E,7	rSET H,7	rSET L,7	SET 7,ii	rSET A,7


ii =  
 (IX + d)  
 (IX + d)

1. 2. 3. 4.




## U 880 bzw. Z 80

### Aufbau



**U 880 bzw. Z 80**  
**Zeitdiagramme**



## Interrupt-FF

CPU-Aktionen	Flip-Flop	Bemerkungen
RESET	IFF1 = IFF2 = 0	IM0; I-REG = 0
DI	IFF1 = IFF2 = 0	
EI	IFF1 = IFF2 = 1	
LDA, I und LDA, R	unverändert	P/V = IFF2
INT	IFF1 = IFF2 = 0	
NMI	IFF2 = IFF1; IFF1 = 0	
RETN und RETI	IFF2 bleibt; IFF1 = IFF2	

## U 880 bzw. Z 80

### Beschreibung der Anschlüsse

A0 ... A15	16-Bit-Adreßbus	<ul style="list-style-type: none"> <li>- Tri-State-Ausgänge</li> <li>- liefern Adressen für externe Speicher (max. 64 kByte) und E/A-Bausteine</li> </ul>
D0 ... D7	8-Bit-bidirektonaler Datenbus	<ul style="list-style-type: none"> <li>- Tri-State-Ein-/Ausgänge</li> <li>- Datenaustausch zwischen CPU und Speicher bzw. CPU und E/A-Bausteinen</li> </ul>
<u>M1</u>	Maschinenzyklus 1	<ul style="list-style-type: none"> <li>- Tri-State-Ausgang, low aktiv</li> <li>- bei M1 aktiv ist der laufende Maschinenzyklus der Operationscode-Lesezyklus der momentanen auszuführenden Anweisung</li> <li>- Bestätigung der Interruptanforderung (nur zusammen mit IORQ aktiv)</li> </ul>
<u>MREQ</u>	Speicheranforderung ("Memory Request")	<ul style="list-style-type: none"> <li>- Tri-State-Ausgang, low aktiv</li> <li>- Speicherzugriff (Lesen oder Schreiben)</li> </ul>
<u>IORQ</u>	E/A-Anforderung, ("Input/Output-Request")	<ul style="list-style-type: none"> <li>- Tri-State-Ausgang, low aktiv</li> <li>- niedwertige 8 bit des Adreßbusses liefert Adresse zur E/A-Torauswahl (Ein- oder Ausgabe)</li> <li>- Bestätigung der Interruptanforderung (nur zusammen mit M1 aktiv)</li> </ul>
<u>RD</u>	Lesen ("Read")	<ul style="list-style-type: none"> <li>- Tri-State-Ausgang, low aktiv</li> <li>- Lesen der Daten vom Speicher oder von einem E/A-Baustein</li> </ul>
<u>WR</u>	Schreiben ("Write")	<ul style="list-style-type: none"> <li>- Tri-State-Ausgang, low aktiv</li> <li>- CPU hält Daten für Speicher oder E/A-Baustein auf Datenbus bereit</li> </ul>
<u>RFSH</u>	Auffrischen der Information ("Refresh")	<ul style="list-style-type: none"> <li>- Tri-State-Ausgang, low aktiv</li> <li>- niedwertige 7 bit des Adreßbusses führen Refreshadresse für dynamische Speicher</li> <li>- Verwendung der laufenden MREQ-Signale zur Einleitung eines Refreshzyklus für alle angeschlossenen Speicher</li> </ul>
<u>HALT</u>	Halt-Zustand („Halt“)	<ul style="list-style-type: none"> <li>- Ausgang, low aktiv</li> <li>- CPU im (Software-) Halt-Zustand</li> <li>- zur weiteren Programmabarbeitung ist Interrupt-Signal nötig</li> <li>- CPU führt zur Sicherstellung des Refresh-Vorganges Leerbefehle (NOPs) aus</li> </ul>
<u>WAIT</u>	Warte-Anforderung („Wait“)	<ul style="list-style-type: none"> <li>- Eingang, low aktiv</li> <li>- Warten der CPU bis Speicher oder E/A-Schaltung bereit</li> </ul>
<u>INT</u>	Maskierte Interrupt-Anforderung (Interrupt-Request")	<ul style="list-style-type: none"> <li>- Eingang, low aktiv</li> <li>- Unterbrechungsanforderung an die CPU (wird erst nach Abarbeitung des in Ausführung befindlichen Befehls berücksichtigt)</li> </ul>
<u>NMI</u>	Nichtmaskierbare Interrupt-Anforderung ("nonmaskable Interrupt")	<ul style="list-style-type: none"> <li>- Eingang, low aktiv</li> <li>- Interrupt höherer Priorität</li> <li>- bei Anlagen eines Low-Signals an NMI wird entsprechend einer RESTART-Instruktion die Programmbehandlung bei Speicheradresse 0066 H fortgesetzt</li> </ul>
<u>RESET</u>	Rücksetzen ("Reset")	<ul style="list-style-type: none"> <li>- Eingang, low aktiv</li> <li>- Rücksetzen von Interrupt-Freigabe-Flip-Flop, Befehlszähler, Register I und R</li> <li>- CPU in Interruptbetriebsart 0 während RESET aktiv</li> <li>- Daten- und Adreßbus hochohmig, die übrigen Ausgänge inaktiv</li> </ul>
<u>BUSRQ</u>	Bus-Anforderung ("Bus-Request")	<ul style="list-style-type: none"> <li>- Eingang, low aktiv</li> <li>- Adreß-, Daten- und Steuerbus hochohmig, so daß diese Leitungen von externen Schaltungen benutzt werden können</li> </ul>
<u>BUSA</u>	Bus-Anforderungsbestätigung ("Bus-Acknowledgement")	<ul style="list-style-type: none"> <li>- Ausgang, low aktiv</li> <li>- Bestätigung, daß Adreß-, Daten- und Steuerbus in hochohmigem Zustand sind</li> </ul>
<u>CP</u>	Systemtakt (clock pulse)	<ul style="list-style-type: none"> <li>- Takteingang für einphasigen TTL-Takt</li> </ul>

## Bedeutung der Flags

- CY F0 Carry-Flag: Übertrag: wird gesetzt bei Überlauf von Additionen und beim Borgen bei Subtraktionen. Es wird z. T. beim Schieben und Rotieren verwendet.  
 N F1 Additions-Subtraktions-Flag: Es dient zur Steuerung des DAA-Befehls für BCD-Zahlen.  
 P/V F2 Parity-overflow-Flag: Parität—Überlauf. Dieses Flag hat zwei Aufgaben: bei logischen Operationen Anzeige der Parität, bei arithmetischen Operationen Anzeige eines Überlaufs bei vorzeichenbehafteten Zweierkomplimenten. Es ist also gesetzt bei Zahlen kleiner -128 oder größer +127.  
 — F3 nicht vorhanden  
 H F4 Halbbyte-Übertrags-Flag: gilt bezüglich BCD-Zahlen, wenn ein Überlauf des niedrigwertigen Byte auftritt, wichtig für den Befehl DAA.  
 — F5 nicht vorhanden  
 Z F6 Zero-Flag: Null: wird gesetzt, wenn Ergebnis im Akkumulator Null ist.  
 S F7 Signum-Flag: Vorzeichen: dient der Verarbeitung von vorzeichenbehafteten Zahlen, speichert daher den letzten Wert von Bit 7 im Akkumulator.


Bei *Programmverzweigungen* werden folgende Entscheidungen bezüglich der Flags verwendet:

Wert = 1	Wert = 0	Flag
C Übertrag	NC kein Übertrag	F1 CY
PE gerade (even) bzw. Überlauf	PO ungerade (odd) bzw. kein Überlauf	F2 P/V
Z Null	NZ nicht Null	F6 Z
M minus (negativ)	P positiv	F7 S


## Flag-Operationen und CPU-Peripherie

- † : Flag wird entsprechend dem Ergebnis verändert
- . : Flag wird nicht verändert
- 0: Flag wird gelöscht
- 1: Flag wird gesetzt
- X: Flag ist unbestimmt

Befehl	Flags						Bemerkungen
	C	Z	P/V	S	N	H	
ADD s, ADC s	† †	V	†	0	†		
SUB s, SBC s,	† †	V	†	1	†		
CMP s, NEG							
AND s	0 †	P	†	0	1		
OR s, XOR s	0 †	P	†	0	0		logische Operationen
INC d	. †	V	†	0	†		8-bit-Erhöhung
DEC d	. †	V	†	1	†		8-bit-Erniedrigung
ADD HL, ss	† .	.	†	0	X		16-bit-Addition
ADC HL, ss	† †	V	†	0	X		16-bit-Addition mit Übertrag
SBC HL, ss	† †	V	†	1	X		16-bit-Subtraktion mit Übertrag
RLA, RLCA, RRA,	† .	.	†	0	0		
RRCA							zyklische Verschiebung — Akkumulator
RL s, RLC s, RR s,	† †	P	†	0	0		
RRC s							zyklische Verschiebung — Speicherplatz s
SLA s, SRA s, SRL s	† †	P	†	0	0		
RLD, RRD	. †	P	†	0	0		Verschiebung — Speicherplatz s
DAA	† †	P	†	.	†		zyklische Verschiebung — Zahl links und rechts
CPL	.	.	†	1	1		Dezimalkorrektur — Akkumulator
SCF	1 .	.	†	0	0		Komplement des Akkumulators
CCF	† .	.	†	0	X		Setzen des Übertrags
IN r, INF	. †	P	†	0	0		Komplement des Übertrags
INI, IND, OUTI,	. †	X	X	1	X		Eingabe, indirekte Registeradresse
OUTD							Blockein- und -ausgabe, Z = 0, wenn B = 0, sonst Z = 1
INIR, INDR, OTIR,	. 1	X	X	1	X		Z = 0, wenn B = 0, sonst Z = 1
OTDR							
LDI, LDD	. X †	X	0	0			Blocktransferbefehle
LDIR, LDDR	. X 0	X	0	0			P/V = 1, wenn BC = 0, sonst P/V = 0
CPI, CPIR, CPD,	. † †	X	1	X			Blocksuchbefehle, Z = 1, wenn A = (HL), sonst
CPDR							Z = 0; P/V = 1, wenn BC ≠ 0, sonst P/V ≠ 0
LD A,I; LD A,R	. †	IFF2	†	0	0		Inhalt des Interrupt-Annahmeflipflops 2 (IFF2) ins P/V-Flag überführt
BIT b,s	. †	X	X	0	1		Zustand des Bits b im Speicherplatz s ins Z-Flag überführt



## PIO U 855



## PIO U 855 Programmierung

Es gilt die positive Logik  $1 \leqq H$ ,  $0 \leqq L$ .

Voraussetzungen:  $CE = 0$ ;  $C/D = 1$

Kanalwahl:  $B/A = 0$ : Kanal A;  $B/A = 1$ : Kanal B

### 1. Eingabe des Interrupt-Vektors

$D_0 = 0$  bestimmt Adresse: Interrupt-Register (INT-Vektor)  
 $D_7$  bis  $D_1$  bestimmen den Low-Teil der Sprungadresse

### 2. Wahl der Betriebsart

$D_3 \dots D_0 = 1111 = 0FH$  bestimmt die Adresse: Betriebsartenregister  
 $D_7, D_6$  bestimmen Betriebsart = MODE;  $D_5, D_4$  ohne Bedeutung

MODE	D7	D6	Betriebsart
0	0	0	Byteausgabe
1	0	1	Byteeingabe
2	1	0	bidirektional nur für A möglich (dann B nur noch Bitbetrieb)
3	1	1	Bitbetrieb. Es muß unmittelbar 2a folgen

2a. Ein-Ausgabe-Wahlwort: Adresse: Ein-Ausgabe-Selektregister  
 $D_7 \dots D_0$ : Bit-Wert = 1 Eingabe; Bit-Wert = 0 Ausgabe

### 3. Interrupt-Kontrollwort

$D_3 \dots D_0 = 0111 = 7H$  bestimmt Adressen: Interrupt-Flip-Flop und Maskensteuerregister  
 $D_7 = 1$  Interrupt möglich

D6, D5 nur bei Mode 3	Interruptart:		D6	D5
	0	1		
	0	OR; Low		AND; Low
	1	OR; High		AND; High

D4 bestimmt, ob folgt: ↓

3a. Maskierungswort (bei zuvor  $D_4 = 1$ ): Adresse: Maskenregister

$D_7 \dots D_0$ : Bitwert = 1 Wert wird für Interrupt genutzt  
 Bitwert = 0 Wert wird nicht für Interrupt genutzt

### 4. Interrupt-Kontrollwort

$D_3 \dots D_0 = 0011 = 3H$  bestimmt Adresse: Interrupt-Flipflop  
 $D_7 = 1$  Interrupt möglich;  $D_4$  bis  $D_6$  ohne Bedeutung

## PIO U 855

### Bedeutung und Funktion der Anschlußleitungen

Bedeutung und Funktion der Anschlußleitungen der PIO U 855

Folgende Anschlüsse werden mit den gleichnamigen der CPU U 880 verbunden:

**INT; IORQ; M1; CP; RD; D0 bis D7**

Zusätzliche Bedeutung besitzen dabei:

<b>RD</b>	hieraus wird auch ein Schreibsignal intern generiert $\overline{WR} = RD \wedge \overline{CE} \wedge \overline{IORQ}$
<b>D0 bis D7</b>	übertragen Daten- und Steuerwörter
<b>IEI und IEO</b>	(interrupt enable in bzw. out) für Prioritätskette (daisy chain) siehe unten
<b>CE</b>	(chip enable) aktiviert bei Signal Low die PIO; wird meist aus den Adressen A2 bis A7 logisch abgeleitet
<b>B/A</b>	Auswahl von Kanal (Port) A (Low) bzw. B (High); wird meist von A0 abgeleitet (siehe unten)
<b>C/D</b>	(control-/data-select) legt fest, ob auf Datenleitungen ein Datenwort (Low) oder ein Steuerwort (High) liegt; wird meist von A1 abgeleitet (siehe unten)
<b>A0 bis A7</b>	bidirektionale Tristate-Busleitungen der Kanäle A bzw. B
<b>B0 bis B7</b>	

Für den Handshake- bzw. Interrupt-Betrieb existieren je Kanal zwei Leitungen, deren Funktion von der Betriebsart (Mode 0 bis 4) abhängt.

**A STB** Strobe pulse = Quittierungssignal des peripheren Geräts der Kanäle A bzw. B

**B STB**

**A RDY** Ready = Bereitschaftssignal der Kanäle A bzw. B


**B RDY**

**Rücksetzen** erfolgt beim Einschalten der PIO oder durch  $\overline{M1} \wedge RD \wedge IORQ$  (dabei bleibt INT-Vektor erhalten)

IEI	H	Interrupt-Forderung	möglich
L			nicht möglich
IEO	H	Interrupt-Programm	läuft nicht
L			läuft


Wert	A1		Bedeutung
	C/D	B/A	
0	0	0	Datenwort für Kanal A
1	0	1	Datenwort für Kanal B
2	1	0	Steuerwort für Kanal A
3	1	1	Steuerwort für Kanal B

CTC U 857



2a \*

## SIO U 856




## SIO U 856

### Spezifische Anschlüsse


Die ergänzenden Bezeichnungen für den Kanal A bzw. B sind hinzuzufügen.

<i>Auf Empfänger bezogen</i>		
R × D	Receive Data	Dateneingang
R × C	Receiver Clock	Takteingang Programmierbar ist, ob die Taktfrequenz 1-, 16-, 32- oder 64mal so hoch wie die Baudrate sein soll. Dies gilt insbesondere bei synchronem Betrieb. Die Datenrate darf höchstens $\frac{1}{4,5}$ des Systemtaktes CP sein. Bei einer Taktfrequenz von 2,5 MHz sind folglich Daten bis zu 550 kbit/s verarbeitbar.
<i>Auf Sender bezogen</i>		
T × D	Transmit Data	Datenausgang
T × C	Transmitter Clock	analog zu R × C, mit gleichem Faktor bei gleichem Kanal
CTS	Clear to Send	Sender sperren (handshake)
RTS	Request to Send	Sendegesuch (handshake)
<i>Allgemeine Anschlüsse</i>		
WAIT/RDY	Wait/Ready	Generierung von Wartezuständen bzw. DMA-Steuerung
SYNC	Synchronization	Ein- und Ausgang für spezielle externe Synchronisationen

## DMA U 858



## DMA U 858



### Sockelschaltungen

<i>U880</i>	<i>Z80</i>	<i>U855</i>	<i>P/I</i>	<i>U856</i>	<i>S/O</i>
A11	1 40	A10	D2 1 40	D3	D0 40
A12	2 39	A9	D7 2 39	D4	D2 39
A13	3 38	A8	D6 3 38	D5	D4 38
A14	4 37	A7	C̄E 4 37	M1	D6 37
A15	5 36	A6	C̄D 5 36	TORQ	TORQ 36
C	6 35	A5	BIĀ 6 35	RD	CE 35
D4	7 34	A4	A7 7 34	IEI	BIA 34
D3	8 33	A3	A6 8 33	B6	CID 33
D5	9 32	A2	A5 9 32	B5	RD 32
D6	10 31	A1	A4 10 31	B4	WIRDYA 31
Ucc	11 30	A0	Uss 11 30	B3	SYNCA 30
D2	12 29	Uss	A3 12 29	B2	RxDA 29
D7	13 28	RFSH	A2 13 28	B1	RxCA 28
D0	14 27	M1	A1 14 27	B0	TxCA 27
D1	15 26	RESET	A0 15 26	Ucc	TxDA 26
INT	16 25	BUSRQ	ASTB 16 25	C	DTRA 25
NMT	17 24	WAIT	BSTB 17 24	IEI	RTSA 24
HALT	18 23	BUSAK	ARDY 18 23	INT	CISA 23
MREQ	19 22	WR	D0 19 22	IEO	DCCA 22
TORQ	20 21	RD	D1 20 21	BRDY	C 21

<i>U857</i>	<i>CTC</i>	<i>U858</i>	<i>DMA</i>
D4 1	28 D3	A5 1 40 A6	A6 40
D5 2	27 D2	A4 2 39 A7	A7 39
D6 3	26 D1	A3 3 38 IEI	IEI 38
D7 4	25 D0	A2 4 37 INT	INT 37
Uss 5	24 Ucc	A1 5 36 IEO	IEO 36
RD 6	23 C/TRG0	A0 6 35 D0	D0 35
ZC/T0 0 7	22 C/TRG1	C 7 34 D1	D1 34
ZC/T0 1 8	21 C/TRG2	WR 8 33 D2	D2 33
ZC/T0 2 9	20 C/TRG3	RD 9 32 D3	D3 32
TORQ 10	19 KS1	TORQ 10 31 D4	D4 31
IEO 11	18 KS0	Ucc 11 30 Uss	Uss 30
INT 12	17 RESET	MREQ 12 29 D5	D5 29
IEI 13	16 CE	BAO 13 28 D6	D6 28
M1 14	15 C	BAI 14 27 D7	D7 27
		BUSRQ 15 26 M1	M1 26
		CS/WAIT 16 25 RDY	RDY 25
		A15 17 24 A8	A8 24
		A14 18 23 A9	A9 23
		A13 19 22 A10	A10 22
		A12 20 21 A11	A11 21

## Darstellung des internationalen 7-bit-Kodes für Texte

**Tabelle 8.1.5.** Darstellung des internationalen 7-bit-Kodes für Texte. Die Bedeutung der Steuerzeichen NULL, SOH usw. wird hier nicht weiter erklärt [B 24]. Die Zeichen (↔) mit den Dezimal-Nr. 91 bis 94 und 123 bis 126 können international unterschiedlich belegt werden. Im Deutschen liegen hier zuweilen die Umlaute und ö.

Bit	b6	b5	b4	b3	b2	b1	b0	Spalte HEX Zeile	0	0	0	0	1	1	1	1
									0	0	1	1	0	1	0	1
								0	1	2	3	4	5	6	7	
	0	0	0	0	0	NUL	(TC7) DLE	SP	0	Ā(§)	P	?	P			
	0	0	0	1	1	(TC1) SOH	DC1	!	1	A	Q	a	q			
	0	0	1	0	2	(TC2) STX	DC2	"	2	B	R	b	r			
	0	0	1	1	3	(TC3) ETX	DC3	#(£)	3	C	S	e	s			
	0	1	0	0	4	(TC4) EOT	DC4	\$	4	D	T	d	t			
	0	1	0	1	5	(TC5) ENQ	(TC8) NAK	%	5	E	U	e	u			
	0	1	1	0	6	(TC6) ACK	(TC9) S1N	&	6	F	V	f	v			
	0	1	1	1	7	BEL	(TC10) ETB	'	7	G	W	g	w			
	1	0	0	0	8	(FE0) BS	CAN	(	S	H	X	h	x			
	1	0	0	1	9	(FE1) HT	EM	)	9	I	Y	i	y			
	1	0	1	0	10; A	(FE2) LF	SUB	*	:	J	Z	j	z			
	1	0	1	1	11; B	(FE3) VT	ESC	:)	;	K	[(Ä)]	k	{(ä)}			
	1	1	0	0	12; C	(FE4) EF	(IS4) FS	,	<	L	Ā(Ö)	l	{(ö)}			
	1	1	0	1	13; D	(FE5) CR	(IS3) GS	-	=	M	l(Ü)	m	{(ü)}			
	1	1	1	0	14; E	SO	(IS2) RS	.	>	N	Ā	n	{(ä)}			
	1	1	1	1	15; F	SI	(IS1) US	/	?	O	—	o	—	DEL		

**Der Autor, Jahrgang 1930, studierte in Greifswald Physik, behandelte in seiner Diplomarbeit RC-Generatoren, in seiner Dissertation die Theorie der Frequenzmodulation und habilitierte sich mit einer Verallgemeinerung der Informationstheorie. 1969 verlieh ihm die Akademie der Wissenschaften der DDR die Professur.**

**Seine wissenschaftlichen Arbeiten, die u. a. in weit über hundert Publikationen sowie in Büchern zur Spannungsstabilisation, 6 Bänden zur Information und zur Elektronik niedergelegt sind, betreffen vor allem Informationsspeicherung, Informationstheorie, Kybernetik und Elektronik. Großes Interesse bringt er ethischen, ästhetischen und philosophischen Problemen entgegen. Organisatorisch ist er in mehreren wissenschaftlichen und wissenschaftlich-strategischen Gremien tätig. Er war der erste Direktor und damit Gründer des Zentralinstituts für Kybernetik und Informationsprozesse der AdW der DDR.**